DSP56800E控制器原理及其应用【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

DSP56800E控制器原理及其应用PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 DSP56800E的CPU结构概述1

1.1 扩展DSP56800结构2

1.2 CPU编程模块2

1.3 多总线哈佛存储器4

1.4 系统结构和外设接口5

1.4.1 CPU单元6

1.4.2 地址总线7

1.4.3 数据总线7

1.4.4 算术逻辑单元（ALU）8

1.4.5 地址产生单元（AGU）8

1.4.6 程序控制单元和硬件循环单元9

1.4.7 位操作单元9

1.4.8 增强型片内仿真测试单元（Enhanced OnCE）10

1.5 基于DSP56800E CPU的DSP控制器10

1.5.1 程序存储器10

1.5.2 数据存储器10

1.5.3 外部总线接口11

第2章 数据类型、寻址方法与位操作单元13

2.1 DSP56800E数据类型14

2.1.1 有符号整数14

2.1.2 无符号整数14

2.1.3 有符号小数14

2.1.4 无符号小数15

2.2 存储器访问15

2.2.1 数据传送指令15

2.2.2 并行传送16

2.2.3 数据对齐格式16

2.3 存储器寻址和指针17

2.3.1 字和字节指针18

2.3.2 使用字指针实现字寻址18

2.3.3 用字指针实现长字寻址19

2.3.4 用字指针实现字节寻址19

2.3.5 字节指针实现字节访问19

2.4 寻址方式19

2.4.1 寄存器直接寻址方式21

2.4.2 地址寄存器间接寻址方式21

2.4.3 立即寻址方式23

2.4.4 绝对寻址方式23

2.4.5 隐含寻址方式24

2.5 位操作单元24

2.5.1 位操作单元概述25

2.5.2 位操作单元操作27

2.5.3 ANDC、EORC、ORC和NOTC28

2.5.4 其他位操作功能28

第3章 数据逻辑运算单元29

3.1 算术逻辑单元的简介和结构30

3.1.1 数据寄存器（X0、Y1、Y0）31

3.1.2 累加寄存器（A、B、C、D）31

3.1.3 乘-累加器（MAC）和逻辑单元32

3.1.4 单一位的累加器移位单元32

3.1.5 算术和逻辑移位单元32

3.1.6 数据限制器和MAC输出限制器32

3.2 累加寄存器的访问33

3.3 分数和整数运算34

3.3.1 DSP56800E数据类型34

3.3.2 加法和减法35

3.3.3 乘法36

3.3.4 除法36

3.3.5 逻辑操作37

3.3.6 移位指令37

3.4 无符号算术操作39

3.4.1 无符号操作的条件代码39

3.4.2 无符号单精度乘法39

3.5 扩展精度和多精度操作40

3.5.1 扩展精度加法和减法40

3.5.2 多精度分数乘法40

3.5.3 多精度整数乘法41

3.6 归一化41

3.6.1 归一化的值42

3.6.2 归一化方法42

3.7 条件代码计算43

3.7.1 条件代码模式43

3.7.2 条件代码和数据大小43

3.8 饱和与数据限制44

3.9 取整44

第4章 地址产生单元（AGU）45

4.1 地址产生单元（AGU）架构46

4.1.1 主地址运算单元47

4.1.2 第二个地址累加单元47

4.1.3 单一位移位单元47

4.2 AGU编程模块47

4.2.1 地址寄存器（R0～R5，N）48

4.2.2 堆栈指针寄存器（SP）48

4.2.3 偏移寄存器（N）48

4.2.4 第二个读偏移寄存器（N3）48

4.2.5 模地址寄存器（M01）49

4.2.6 映像寄存器49

4.3 地址寄存器应用49

4.4 字节和字寻址50

4.5 字指针存储器寻址51

4.6 存储器字节指针寻址52

4.7 AGU算术指令53

4.8 线性和模地址运算54

4.8.1 线性地址运算54

4.8.2 模地址运算54

4.8.3 模指令中的基指针和偏移量55

4.8.4 存储器寻址指令56

4.8.5 简单的环形缓冲器范例56

4.8.6 不同数据块之间的环绕57

4.8.7 模运算的副作用58

第5章 程序控制器59

5.1 程序控制器结构60

5.1.1 指令锁存器和译码器61

5.1.2 程序计数器61

5.1.3 循环控制单元61

5.1.4 硬件堆栈61

5.1.5 中断控制单元61

5.1.6 中断仲裁单元61

5.2 程序控制器设计模型62

5.2.1 运行模式寄存器62

5.2.2 状态寄存器64

5.2.3 循环计数寄存器67

5.2.4 循环计数寄存器268

5.2.5 循环地址寄存器68

5.2.6 循环地址寄存器268

5.2.7 硬件堆栈寄存器68

5.2.8 快速中断状态寄存器68

5.2.9 快速中断返回地址寄存器69

5.3 软件堆栈69

5.3.1 压入或弹出数值70

5.3.2 子程序70

5.3.3 中断服务程序71

5.3.4 参数传递和局部变量71

5.4 硬件堆栈72

5.5 硬件循环73

5.5.1 重复循环73

5.5.2 DO循环74

5.5.3 循环次数置075

5.5.4 终止DO循环75

5.5.5 指定一个大的循环次数76

5.5.6 嵌套硬件循环76

5.6 从数据存储器执行程序77

第6章 中断系统与流水线79

6.1 标准处理状态80

6.2 复位处理状态80

6.3 异常处理状态80

6.3.1 中断优先结构81

6.3.2 中断和异常处理82

6.3.3 中断源85

6.3.4 不可中断的指令序列87

6.4 等待处理状态88

6.4.1 等待模式计时88

6.4.2 禁止等待模式88

6.5 停止处理状态88

6.5.1 停止模式计时89

6.5.2 禁止停止模式89

6.6 调试处理状态89

6.7 中断控制器89

6.8 指令流水线90

6.8.1 流水线执行阶段91

6.8.2 正常流水线操作91

6.8.3 中断处理过程中的流水线操作92

6.8.4 流水线冲突和互锁93

第7章 电压调整、欠电压保护、运行监护及时钟合成95

7.1 电压调整器（VREG）96

7.2 计算机运行监护96

7.2.1 特征97

7.2.2 模块图97

7.2.3 功能描述97

7.2.4 寄存器定义97

7.2.5 TIMEOUT说明100

7.2.6 COP复位100

7.2.7 时钟100

7.2.8 中断100

7.2.9 复位100

7.2.10 等待模式100

7.2.11 停止模式101

7.2.12 调试模式101

7.3 欠电压保护101

7.3.1 特点101

7.3.2 功能描述101

7.3.3 寄存器定义101

7.4 片内时钟合成（OCCS）103

7.4.1 特点103

7.4.2 结构图104

7.4.3 功能描述105

7.4.4 晶体振荡器106

7.4.5 弛张振荡器106

7.4.6 锁相环107

7.4.7 PLL频率锁定检测器模块107

7.4.8 基准时钟丢失检测器108

7.4.9 运行模式108

7.4.10 寄存器定义110

7.4.11 中断信号117

第8章 CAN总线控制器119

8.1 特点120

8.2 模块结构120

8.3 典型的CAN系统图121

8.4 信息缓冲器121

8.5 功能概述124

8.5.1 发送处理124

8.5.2 接收处理125

8.5.3 信息缓冲器处理126

8.5.4 锁定／释放／忙状态机制和SMB的使用127

8.5.5 远程帧128

8.5.6 超载帧128

8.5.7 时间标志128

8.5.8 收听模式129

8.5.9 位时序（bit timing）129

8.5.10 FlexCAN初始化／复位顺序130

8.6 特殊工作模式131

8.6.1 调试模式131

8.6.2 节电停止模式131

8.6.3 自动节电模式133

8.7 寄存器定义133

8.7.1 模块配置寄存器（FCMCR）139

8.7.2 控制寄存器0（FCCTL0）141

8.7.3 控制寄存器1（FCCTL1）143

8.7.4 自由运行定时器（FCTMR）143

8.7.5 最大信息缓冲寄存器（FCMAXMB）144

8.7.6 接收屏蔽寄存器144

8.7.7 接收全局屏蔽（FCRXGMASK__H和FCRXGMASK__L）145

8.7.8 接收缓冲器14屏蔽寄存器（FCRX14MASK__H/__L）146

8.7.9 接收缓冲器15屏蔽寄存器（FCRX15MASK__H/__L）146

8.7.10 出错和状态寄存器（FCSTATUS）147

8.7.11 中断屏蔽寄存器1（FCIMASK1）149

8.7.12 中断标志寄存器1（FCIFLAG1）149

8.7.13 出错计数器（FC__ERR__CNTRS）150

8.8 中断150

8.9 复位151

8.10 将信息缓冲器作为数据RAM使用151

第9章 定时器153

9.1 定时器的主要特点154

9.2 定时器的结构图154

9.3 定时器功能描述154

9.3.1 比较寄存器的用法155

9.3.2 比较预加载寄存器155

9.3.3 捕获寄存器的使用156

9.4 计数／定时器的运行模式156

9.4.1 停止模式156

9.4.2 计数模式156

9.4.3 边沿计数模式157

9.4.4 门控计数模式157

9.4.5 正交计数模式157

9.4.6 符号计数模式157

9.4.7 触发计数模式157

9.4.8 单次计数模式157

9.4.9 级联计数模式158

9.4.10 脉冲输出模式158

9.4.11 固定频率PWM模式158

9.4.12 变频率PWM模式158

9.5 寄存器描述160

9.5.1 比较寄存器TMRCMP1161

9.5.2 比较寄存器TMRCMP2161

9.5.3 捕获寄存器TMRCAP162

9.5.4 加载寄存器TMRLOAD162

9.5.5 保持寄存器TMRHOLD163

9.5.6 计数寄存器TMRCNTR163

9.5.7 控制寄存器TMRCTRL163

9.5.8 状态和控制寄存器TMRSCR166

9.5.9 比较器预加载寄存器TMRCMPLD1168

9.5.10 比较器预加载寄存器TMRCMPLD2168

9.5.11 比较器状态控制寄存器TMRCOMSCR169

9.6 时钟170

9.7 中断170

第10章 A/D转换器171

10.1 特点172

10.2 模块框图172

10.3 功能描述173

10.4 ADC采样转换工作模式174

10.4.1 正常工作模式174

10.5 ADC数据处理174

10.6 顺序采样和并行采样175

10.7 扫描顺序175

10.7.1 低功耗工作模式176

10.7.2 ADC停止工作模式177

10.8 引脚描述177

10.8.1 AN0～AN7——模拟输入引脚177

10.8.2 电压参考引脚——（VREFH、VREFP、VREFMID、VREFN和VREFLO）178

10.9 寄存器定义179

10.9.1 控制寄存器1（ADCTL1）183

10.9.2 控制寄存器2（ADCTL2）186

10.9.3 过零控制寄存器（ADZCC）186

10.9.4 通道列表寄存器（ADLST1和ADLST2）186

10.9.5 采样禁止寄存器（ADSDIS）188

10.9.6 状态寄存器（ADSTAT）188

10.9.7 域值状态寄存器（ADLSTAT）189

10.9.8 过零状态寄存器（ADZCSTAT）190

10.9.9 结果寄存器（ADRSLT0～7）190

10.9.10 低／高域值寄存器（ADLLMT0～7）和（ADHLMT0～7）191

10.9.11 偏置寄存器（ADOFS0～7）191

10.9.12 功率控制寄存器（ADCPOWER）191

10.10 时钟193

10.11 中断194

第11章 脉宽调制模块PWM195

11.1 PWM主要特性196

11.2 PWM模块结构图196

11.3 PWM主要功能介绍197

11.3.1 预分频197

11.3.2 PWM发生器197

11.3.3 独立PWM输出模式和互补PWM输出模式200

11.3.4 死区时间发生器201

11.3.5 自动死区时间校正206

11.3.6 PWM移相输出207

11.3.7 输出极性207

11.4 软件控制输出208

11.5 PWM发生器装载209

11.5.1 装载允许位LDOK209

11.5.2 重载频率209

11.5.3 重载标志210

11.5.4 PWM同步输出信号212

11.5.5 PWM模块初始化213

11.6 故障保护213

11.6.1 故障引脚滤波器214

11.6.2 自动故障清除214

11.6.3 手动清除错误215

11.7 引脚说明216

11.8 PWM寄存器216

11.8.1 PWM控制寄存器（PMCTL）218

11.8.2 故障控制寄存器PMFCTL220

11.8.3 故障状态和确认寄存器PMFSA221

11.8.4 输出控制寄存器PMOUT221

11.8.5 计数器寄存器222

11.8.6 计数模寄存器PWMCM223

11.8.7 计数值寄存器PWMVAL0～5223

11.8.8 死区时间寄存器PMDEADTM224

11.8.9 失效映射寄存器PMDISMAP1～2224

11.8.10 配置寄存器PMCFG225

11.8.11 通道控制寄存器PMCCR226

11.8.12 端口寄存器PMPORT228

11.8.13 内部校正控制寄存器PMICCR228

11.9 PWM时钟229

11.10 中断229

11.11 系统复位230

第12章 串口通信接口（SCI）231

12.1 特点232

12.2 模块框图232

12.3 功能描述233

12.3.1 数据帧格式233

12.3.2 波特率发生器234

12.3.3 发送器234

12.3.4 接收器236

12.4 特殊工作模式241

12.4.1 单线工作241

12.4.2 循环工作241

12.4.3 低功耗方式242

12.5 寄存器说明242

12.5.1 波特率寄存器（SCIBR）243

12.5.2 控制寄存器（SCICR）244

12.5.3 SCI状态寄存器（SCISR）246

12.5.4 SCI数据寄存器（SCIDR）248

12.6 时钟248

12.7 复位248

12.8 中断248

12.8.1 发送器空中断249

12.8.2 发送器空闲中断249

12.8.3 接收器满中断249

12.8.4 接收错误中断249

第13章 串行外设接口（SPI）251

13.1 特点252

13.2 模块框图252

13.3 工作模式253

13.3.1 主机模式253

13.3.2 从机模式253

13.3.3 或逻辑接线模式254

13.4 引脚信号说明255

13.5 传输格式256

13.5.1 数据传输长度256

13.5.2 数据移位顺序256

13.5.3 时钟相位和极性控制256

13.5.4 时钟相位CPHA＝0时的传输格式256

13.5.5 时钟相位CPHA=1时的传输格式257

13.6 传输数据258

13.7 错误条件258

13.7.1 溢出错误259

13.7.2 模式错误259

13.8 寄存器定义260

13.8.1 状态控制寄存器（SPSCR）260

13.8.2 数据长度和控制寄存器（SPDSR）263

13.8.3 数据接收寄存器（SPDRR）265

13.8.4 SPI数据发送寄存器（SPDTR）265

13.9 复位265

13.10 中断266

第14章 通用输入输出端口（GPIO）267

14.1 特点268

14.2 模块框图268

14.3 工作模式268

14.4 寄存器定义269

14.4.1 上拉使能寄存器（PUR）270

14.4.2 数据寄存器（DR）270

14.4.3 数据方向寄存器（DDR）270

14.4.4 外设使能寄存器（PER）270

14.4.5 中断请求寄存器（IAR）271

14.4.6 中断使能寄存器（IENR）271

14.4.7 中断极性寄存器（IPOLR）271

14.4.8 中断待决寄存器（IPR）272

14.4.9 中断边缘触发寄存器（IESR）272

14.4.10 推挽模式寄存器（PPMODE）272

14.4.11 原始数据寄存器（RAWDATA）273

14.5 中断273

第15章 开关通信电源的开发应用实例275

15.1 MC56F8323控制器276

15.2 功率因数校正系统的DSP解决方案277

15.2.1 功率因数校正概念277

15.2.2 功率因数校正的数字控制算法279

15.2.3 数字PFC模块系统框架281

15.2.4 数字功率因数校正的软件设计283

15.3 移相全桥直直变换器的DSP解决方案295

15.3.1 移相全桥软开关变换器工作原理295

15.3.2 数字移相全桥变换器系统框架296

15.4 基于DSP的完整全数字开关电源解决方案303

第16章 高频模块电源的开发应用实例307

16.1 带同步整流有源正激主电路308

16.2 MC56F8013芯片309

16.2.1 芯片CPU310

16.2.2 56F8013存储器311

16.2.3 56F8013外设电路311

16.2.4 56F8013电源信息311

16.2.5 信号连接说明312

16.3 基于DSP控制的模块电源系统设计313

16.3.1 基于MC56F8013的硬件平台设计314

16.3.2 DSP的调试通信接口应用318

16.3.3 模块电源的数字控制算法321

16.3.4 软件资源配置322

16.3.5 主程序工作流程323

16.3.6 MC56F8013实现PWM的控制策略325

16.4 基于DSP的完整全数字模块电源解决方案326

附录A 指令集系统331

A.1 乘法指令332

A.2 算术指令332

A.3 移位指令334

A.4 逻辑指令335

A.5 地址产生单元算术指令336

A.6 位操作指令337

A.7 循环指令337

A.8 数据传输指令337

A.9 程序控制指令338

附录B MC56F8323评估板系统原理图339

参考文献353